PX4 参考飞行控制器设计
PX4 的参考设计是 Pixhawk 系列 飞行控制器。该设计于 2011 年首次发布，目前已发展到第 5 代 （第 6 代板卡设计正在进行中）。
二进制兼容性
所有按照特定设计制造的主板预计都具有二进制兼容性（即能够运行相同的固件）。自 2018 年起，我们提供了一个二进制兼容性测试套件，以便能够验证兼容性。
第 1 至 3 代飞行控制单元（FMU）设计为开源硬件，而到了第 4 至 5 代，仅提供引脚输出和供电规格（原理图由个体开发者生成）。为了更好地确保兼容性，从 FMUv6 及更新版本开始，重新提供完整的设计模型。
参考设计迭代：
- FMUv1：开发板（STM32F407，128 KB 随机存取存储器（RAM），1MB 闪存，原理图）（不再受 PX4 支持）
- FMUv2：Pixhawk（STM32F427，168 兆赫兹（MHz），192 KB 随机存取存储器（RAM），1MB 闪存，原理图）
- FMUv3：具有 2MB 闪存的 Pixhawk 变体（3DR Pixhawk 2（Solo）、Hex Pixhawk 2.1、Holybro Pixfalcon、3DR Pixhawk Mini，STM32F427，168 MHz，256 KB 随机存取存储器（RAM），2 MB 闪存，原理图）
- FMUv4：Pixracer（STM32F427，168 MHz，256 KB 随机存取存储器（RAM），2 MB 闪存，引脚图）
- FMUv4 PRO：Drotek Pixhawk 3 PRO（STM32F469，180 MHz，384 KB 随机存取存储器（RAM），2 MB 闪存，引脚图）
- FMUv5：Holybro Pixhawk 4（STM32F765，216 MHz，512 KB 随机存取存储器（RAM），2 MB 闪存，引脚图）
- FMUv6：仍在开发中，最终名称待定，6s 变体（STM32H7，400 MHz，2 MB 随机存取存储器（RAM），2 MB 闪存）和 6i 变体（i.MX RT1050，600 MHz，512 KB 随机存取存储器（RAM），外部闪存）
主控/输入输出功能分解
下图展示了在 Pixhawk 系列飞行控制器（这些板卡被集成在一个单独的物理模块中）中，飞行控制单元（FMU）和输入输出（I/O）板之间的总线和功能划分情况。
一些 Pixhawk 系列控制器为了减少占用空间、降低复杂性，或者更好地满足使用需求，没有采用 I/O 板进行构建。 在这种情况下，I/O 驱动程序不会启动。
INFO
没有 I/O 板的制造商飞行控制器变体，其命名通常是包含 I/O 板的版本名称的 “缩小版”：例如，Pixhawk 4 Mini、CUAV v5 nano。
必须在配备 I/O 板的飞行控制器上运行的构建目标，会将 FMU 的输出映射到 AUX，将 I/O 的输出映射到 MAIN（见上图）。 如果在不存在 I/O 板或 I/O 板已被禁用的硬件上运行该目标，PWM 的 MAIN 输出将不存在。 例如，在 Pixhawk 4（配备 I/O 板）和 Pixhawk 4 Mini（无 I/O 板）上运行 px4_fmu-v5_default 时，就可能会遇到这种情况。
WARNING
在 Pixhawk 4 Mini 上，这会导致飞行控制器上丝印的 MAIN 标签与 执行器配置 过程中显示的 AUX 总线不匹配。